Charge trap flash (CTF) é uma tecnologia de memória semicondutora usada na criação de memória flash não volátil NOR e NAND. É um tipo de tecnologia de memória MOSFET de porta flutuante, mas difere da tecnologia convencional de porta flutuante por usar um filme de nitreto de silício para armazenar elétrons, em vez do silício policristalino dopado típico de uma estrutura de porta flutuante. Esta abordagem permite que os fabricantes de memória reduzam os custos de fabricação de cinco maneiras:

Menos etapas de processo são necessárias para formar um nó de armazenamento de carga Geometrias de processo menores podem ser usadas (reduzindo assim o tamanho do chip e o custo) Múltiplos bits podem ser armazenados em uma única célula de memória flash Confiabilidade melhorada Maior rendimento, pois a armadilha de carga é menos suscetível a defeitos pontuais na camada de óxido de túnel Embora o conceito de armadilha de carga existisse antes, foi somente em 2002 que a AMD e a Fujitsu produziram memória flash de armadilha de carga em alto volume. Elas começaram a produção comercial de memória flash de armadilha de carga com a introdução da família de memória flash NOR GL. O mesmo negócio, agora operando sob o nome Spansion, produz dispositivos de armadilha de carga em alto volume desde então. A memória flash de armadilha de carga foi responsável por 30% do mercado de flash NOR de US$ 2,5 bilhões em 2008. A Saifun Semiconductors, que licenciou um grande portfólio de tecnologias de armadilha de carga para várias empresas, foi adquirida pela Spansion em março de 2008. A partir do final dos anos 2000, o CTF tornou-se um componente central da memória flash 3D V-NAND desenvolvida pela Toshiba e Samsung Electronics.

Origens Em 1957, Frosch e Derick conseguiram fabricar os primeiros transistores de efeito de campo de dióxido de silício nos Bell Labs, os primeiros transistores em que dreno e fonte eram adjacentes na superfície. Posteriormente, Dawon Kahng liderou um artigo demonstrando um MOSFET funcional com sua equipe do Bell Labs em 1960. A equipe incluía E. E. LaBate e E. I. Povilonis que fabricaram o dispositivo; M. O. Thurston, L. A. D'Asaro e J. R. Ligenza que desenvolveram os processos de difusão, e H. K. Gummel e R. Lindner que caracterizaram o dispositivo. Mais tarde, Kahng inventou o MOSFET de porta flutuante com Simon Min Sze nos Bell Labs, e eles propuseram seu uso como uma célula de memória de porta flutuante (FG), em 1967. Esta foi a primeira forma de memória não volátil baseada na injeção e armazenamento de cargas em um MOSFET de porta flutuante, que mais tarde se tornou a base para as tecnologias EPROM (PROM apagável), EEPROM (PROM eletricamente apagável) e memória flash. O conceito de armadilha de carga foi apresentado pela primeira vez por John Szedon e Ting L. Chu em 1967.[carece de fontes]? No final de 1967, uma equipe de pesquisa da Sperry liderada por H.A. Richard Wegener inventou o transistor de semicondutor de metal–nítreto–óxido (transistor MNOS), um tipo de MOSFET no qual a camada de óxido é substituída por uma camada dupla de nitreto e óxido. Nitreto foi usado como uma camada de armadilha em vez de uma porta flutuante, mas seu uso foi limitado, pois era considerado inferior a uma porta flutuante. O dispositivo transistor MNOS podia ser programado através da aplicação de uma polarização direta ou reversa de 50 volts entre a porta e o canal para capturar cargas que afetariam a tensão de limiar do transistor. A memória de armadilha de carga (CT) foi introduzida com dispositivos MNOS no final dos anos 1960. Tinha uma estrutura de dispositivo e princípios de operação semelhantes à memória de porta flutuante (FG), mas a principal diferença é que as cargas são armazenadas em um material condutor (tipicamente uma camada de polissilício dopado) na memória FG, enquanto a memória CT armazena cargas em armadilhas localizadas dentro de uma camada dielétrica (tipicamente feita de nitreto de silício).

EEPROM de armadilha de carga Em 1974, a tecnologia de armadilha de carga foi usada como mecanismo de armazenamento em memória somente de leitura programável apagável eletricamente (EEPROM), e foi uma alternativa à tecnologia padrão MOSFET de porta flutuante. Em 1977, P.C.Y. Chen da Fairchild Camera and Instrument publicou um artigo detalhando a invenção do SONOS, uma tecnologia MOSFET com condições de programa e apagamento muito menos exigentes e maior retenção de carga. Esta melhoria levou a dispositivos EEPROM fabricáveis baseados em SONOS de armadilha de carga na década de 1980.

Experimentos com flash de armadilha de carga Em 1991, pesquisadores japoneses da NEC incluindo N. Kodama, K. Oyama e Hiroki Shirai desenvolveram um tipo de memória flash que incorporava um método de armadilha de carga. Em 1998, o engenheiro israelense Boaz Eitan da Saifun Semiconductors (posteriormente adquirida pela Spansion) patenteou uma tecnologia de memória flash chamada NROM que aproveitou uma camada de armadilha de carga para substituir a porta flutuante usada em projetos convencionais de memória flash. Duas inovações importantes aparecem nesta patente: a localização das cargas negativas e positivas injetadas perto dos terminais de dreno/fonte da célula, e a utilização de um conceito de leitura reversa para detectar os dados armazenados da célula em qualquer extremidade da armadilha de carga. Estas duas novas ideias permitiram alta ciclagem, permitindo assim que produtos de flash de armadilha de carga confiáveis fossem produzidos pela primeira vez desde que o conceito de armadilha de carga foi inventado 30 anos antes. Além disso, usando esses conceitos é possível criar dois bits físicos separados por célula, dobrando a capacidade de dados armazenados por célula. Em 2000, uma equipe de pesquisa da Advanced Micro Devices (AMD) liderada por Richard M. Fastow, o engenheiro egípcio Khaled Z. Ahmed e o engenheiro jordaniano Sameer Haddad (que mais tarde se juntou à Spansion) demonstraram um mecanismo de armadilha de carga para células de memória NOR flash. Essas inovações foram melhoradas na AMD e Fujitsu em 2002 (e mais tarde pela Spansion), e colocadas em produção em volume por essas empresas no que foi chamado de "Memória Flash MirrorBit".

Memória Flash Spansion MirrorBit O flash de armadilha de carga (CTF) foi comercializado pela AMD e Fujitsu em 2002. Naquele ano, a AMD (em uma divisão posteriormente spin-off como Spansion) anunciou uma nova tecnologia de memória flash que chamou de "MirrorBit". A Spansion usou este produto para reduzir custos de fabricação e estender a faixa de densidade da memória Flash NOR além da flash NOR convencional e para igualar o custo da flash NOR de célula multinível sendo fabricada pela Intel.

A célula MirrorBit usa uma camada de armadilha de carga não apenas como um substituto para uma porta flutuante convencional, mas também aproveita a natureza não condutora do nitreto de armazenamento de carga para permitir que dois bits compartilhem a mesma célula de memória. Mostrado na Figura 1, os bits residem em extremidades opostas da célula e podem ser lidos passando uma corrente através do canal em diferentes direções. Produtos foram feitos com sucesso para combinar esta abordagem com tecnologia de célula multinível para conter quatro bits em uma célula.

Operação de armadilha de carga Como a célula de memória de porta flutuante, uma célula de armadilha de carga usa uma carga variável entre a porta de controle e o canal para alterar a tensão de limiar do transistor. Os mecanismos para modificar esta carga são relativamente semelhantes entre a porta flutuante e a armadilha de carga, e os mecanismos de leitura também são muito semelhantes.

Mecanismos de armadilha de carga vs porta flutuante Em um flash de armadilha de carga, os elétrons são armazenados em uma camada de armadilha, assim como são armazenados na porta flutuante em uma memória flash padrão, EEPROM ou EPROM. A principal diferença é que a camada de armadilha de carga é um isolante, enquanto a porta flutuante é um condutor. Altas cargas de escrita em uma memória flash causam estresse na camada de óxido de túnel, criando pequenas rupturas na rede cristalina chamadas "defeitos de óxido". Se um grande número dessas rupturas for criado, desenvolve-se um curto-circuito entre a porta flutuante e o canal do transistor e a porta flutuante não pode mais reter carga. Esta é a causa raiz do desgaste do flash (veja Memória flash#Desgaste da memória), que é especificado como a "endurance" do chip. Para reduzir a ocorrência de tais curtos-circuitos, o flash de porta flutuante é fabricado usando um óxido de túnel espesso (~100Å), mas isso retarda o apagamento quando a tunelamento Fowler-Nordheim é usado e força o projeto a usar uma tensão de tunelamento mais alta, o que impõe novos encargos em outras partes do chip. Uma célula de armadilha de carga é relativamente imune a tais dificuldades, uma vez que a camada de armadilha de carga é um isolante. Um curto-circuito criado por um defeito de óxido entre a camada de armadilha de carga e o canal drenará apenas os elétrons em contato imediato com o curto, deixando os outros elétrons no lugar para continuar controlando a tensão de limiar do transistor. Como os curtos-circuitos são menos preocupantes, uma camada de óxido de túnel mais fina pode ser usada (50-70Å), aumentando o acoplamento da camada de armadilha ao canal e levando a uma velocidade de programa mais rápida (com cargas aprisionadas localizadas) e apagamento com tensões de tunelamento mais baixas. As tensões de tunelamento mais baixas, por sua vez, colocam menos estresse na camada de óxido de túnel, levando a menos rupturas na rede. Outro benefício importante do uso de uma célula de armadilha de carga é que a fina camada de armadilha de carga reduz o acoplamento capacitivo entre células vizinhas para melhorar o desempenho e a escalabilidade.

Colocando a carga na camada de armadilha de carga Os elétrons são movidos para a camada de armadilha de carga de maneira semelhante à forma como o flash NOR de porta flutuante é programado, através do mecanismo de injeção de elétron quente de canal (CHE) também conhecido como Injeção de portador quente. Resumindo, uma alta tensão é colocada entre a porta de controle enquanto uma tensão média-alta é aplicada na fonte e no dreno, enquanto uma corrente é induzida da fonte para o dreno. Aqueles elétrons que ganharam energia suficiente ao atravessar a região de alto campo perto do dreno irão "ferver" do canal para serem injetados na camada de armadilha de carga, onde se depositam.

Removendo uma carga da camada de armadilha de carga O flash de armadilha de carga é apagado via injeção de buraco quente (veja Injeção de portador quente) ao contrário da abordagem de tunelamento Fowler-Nordheim usada tanto no flash NAND quanto no NOR para apagamento. Este processo usa um campo, ao invés da corrente usada no FN, para mover buracos em direção à camada de armadilha de carga para remover a carga.

Fabricação de flash de armadilha de carga O flash de armadilha de carga é semelhante na fabricação ao flash de porta flutuante, com certas exceções que servem para simplificar a fabricação.

Diferenças de materiais da porta flutuante Tanto o flash de porta flutuante quanto o flash de armadilha de carga usam uma estrutura de porta empilhada na qual uma porta flutuante ou camada de armadilha de carga fica imediatamente acima do canal, e abaixo de uma porta de controle. A porta flutuante ou camada de armadilha de carga é isolada do canal por uma camada de óxido de túnel e da porta de controle por uma camada de óxido de porta. Os materiais para todas essas camadas são os mesmos, com exceção da camada de armazenamento, que é polissilício condutor para a estrutura de porta flutuante e é tipicamente nitreto de silício para a armadilha de carga.

Relação da armadilha de carga com nanocristais de silício A Freescale Semiconductor fabrica uma tecnologia um tanto semelhante que a empresa chama de "Thin Film Storage" em sua linha de microcontrolador ou MCU. A abordagem da Freescale usa nanocristais de silício como ilhas condutoras em uma camada não condutora de óxido de silício. Como a armadilha de carga de nitreto de silício mais convencional, os elétrons não fluem de um lado da porta flutuante para o outro, estendendo o desgaste da célula. Esta abordagem de nanocristais está sendo fabricada em volume pela Freescale e o armazenamento de armadilha de carga em geral está em desenvolvimento na ST Microelectronics, Philips, Renesas, Samsung, Toshiba, Atmel e Spansion.

Diferenças de processo da Porta Flutuante Como a camada de armadilha de carga de nitreto é não condutora, ela não precisa ser padronizada – todas as armadilhas de carga já estão isoladas umas das outras. Isso pode ser usado para simplificar a fabricação. Estruturas de porta flutuante exigiram dielétricos de porta mais elaborados nas últimas gerações de processo e hoje comumente usam uma estrutura ONO (óxido-nitreto-óxido) que é mais complexa de fabricar e desnecessária em um flash de armadilha de carga. Uma vantagem da camada de nitreto é que ela é menos sensível ao processamento de fabricação em alta temperatura do que o polissilício usado em uma porta flutuante. Isso simplifica o processamento das camadas acima da armadilha de carga.

Memória Flash MirrorBit A MirrorBit Flash da Spansion e a NROM da Saifun são duas memórias flash que usam um mecanismo de armadilha de carga em nitreto para armazenar dois bits na mesma célula, dobrando efetivamente a capacidade de memória de um chip. Isso é feito colocando cargas em ambos os lados da camada de armadilha de carga. A célula é lida usando correntes direta e reversa através do canal para ler qualquer lado da armadilha de carga.

Operação MirrorBit – colocando 2 bits na célula

Durante a programação CHE (figura 2), os elétrons quentes são injetados do canal na camada de armadilha de carga em direção à extremidade do dreno polarizado do canal, mas não da extremidade da fonte flutuante do canal. Ao permitir que a fonte e o dreno do transistor comutem de uma extremidade do canal para a outra, as cargas podem ser injetadas e armazenadas na camada de armadilha de carga sobre qualquer extremidade do canal.

De maneira semelhante, uma extremidade da célula de armadilha de carga pode ser apagada colocando o campo de apagamento em uma extremidade ou outra do canal, permitindo que a outra extremidade flutue como mostrado na figura 3. O Apagamento por Buraco Quente Banda-a-Banda cria buracos que são aprisionados localmente, alguns dos quais se recombinam com elétrons para remover a carga dessa extremidade da armadilha de carga.

Lendo 2 bits da célula A leitura MirrorBit é realizada de forma muito simples, invertendo os contatos de fonte e dreno. A região de depleção da junção que se estende do lado do dreno protege o canal da carga no lado da célula de armadilha de carga que fica sobre o dreno. O resultado líquido disso é que a carga do lado do dreno tem pouco efeito sobre a corrente que passa pelo canal, enquanto a carga do lado da fonte determina o limiar do transistor. Quando a fonte e o dreno são invertidos, a carga do lado oposto determina o limiar do transistor. Desta forma, dois níveis de carga diferentes em qualquer extremidade da célula de armadilha de carga farão com que duas correntes diferentes fluam através da célula, dependendo da direção do fluxo de corrente.

Desenvolvimentos posteriores

NAND de armadilha de carga – Samsung e outros A Samsung Electronics em 2006 divulgou sua pesquisa sobre o uso de Flash de Armadilha de Carga para permitir a escalonamento contínuo da tecnologia NAND usando estruturas de células semelhantes às estruturas planares em uso na época. A tecnologia depende de uma estrutura de capacitor SONOS (silício–óxido–nítreto–óxido–silício) ou MONOS (metal-ONOS), armazenando a informação em armadilhas de carga na camada de nitreto. A Samsung divulgou duas estruturas de células: TANOS (Titânio, Alumina, Nitreto, Óxido, Silício) para 40 nm, onde os pesquisadores acreditavam que a estrutura de capa 3D existente (descrita em detalhes mais adiante neste artigo) não poderia ser fabricada, e THNOS, na qual o óxido de alumínio seria substituído por um material dielétrico de alta κ não divulgado. Esperava-se que o material de alta κ produzisse tempos de retenção mais longos do que a estrutura de óxido de alumínio. Em uma estrutura de capa, a porta de controle é estendida para formar uma barreira entre portas flutuantes adjacentes em uma célula de porta flutuante convencional. Nos cinco anos seguintes, muitos projetistas de dispositivos encontraram maneiras de empurrar a estrutura de capa para geometrias de processo cada vez mais restritas, produzindo com sucesso NAND no nó de 30 nm com esta abordagem. A armadilha de carga ainda é vista como uma tecnologia futura para flash NAND, mas está sendo considerada mais para estruturas verticais do que para células planares.

Por que o NAND precisa da tecnologia de armadilha de carga

O flash NAND tem sido escalado de forma muito agressiva (figura 4). À medida que os processos migram, a largura da interface da porta de controle e da porta flutuante diminui na proporção do quadrado da redução, e o espaçamento entre portas flutuantes diminui na proporção da redução do processo, mas a espessura da porta flutuante permanece a mesma (quanto mais fina a porta flutuante é feita, menos tolerante a célula se torna à perda de elétrons). Isso significa que o acoplamento entre portas flutuantes adjacentes torna-se maior do que o acoplamento entre a porta de controle e a porta flutuante, levando à corrupção de dados entre bits adjacentes. À medida que os processos continuam a diminuir, isso se torna cada vez mais problemático. Por esta razão, a porta de controle no flash NAND moderno foi reconfigurada para capear a porta flutuante. Em uma estrutura de capa, a porta de controle é estendida para formar uma barreira entre portas flutuantes adjacentes em uma célula de porta flutuante convencional (veja a figura 5). Isso serve para reduzir o acoplamento com a porta flutuante adjacente, aumentando ao mesmo tempo o acoplamento entre a porta flutuante e a porta de controle. Uma desvantagem é que a porta de controle se acopla ao canal, então medidas devem ser tomadas para minimizar esse acoplamento.

Acreditava-se em 2006 que a estrutura de capa de porta flutuante existente não poderia ser fabricada em processos menores que o nó de 50 nm devido a dificuldades na produção da complexa camada de óxido de porta ONO de três camadas que esses dispositivos exigem. A Samsung chegou a anunciar no final de 2006 que até 2008 colocaria tal dispositivo em produção no nó de processo de 40 nm, mas nos cinco anos seguintes a este anúncio, muitos projetistas de dispositivos encontraram maneiras de empurrar a estrutura de capa para geometrias de processo cada vez mais restritas, produzindo com sucesso NAND até o nó de 20 nm com esta abordagem. A abordagem de armadilha de carga ainda é vista como um futuro para o flash NAND para processos menores que 20 nm e está sendo considerada tanto para estruturas planares quanto para estruturas 3D verticais.

Quando esta mudança pode ocorrer Atualmente a SanDisk afirma que a empresa espera continuar a usar estruturas NAND convencionais em um segundo nó na faixa de 10–19 nm. Isso implica que estruturas de dispositivo padrão poderiam permanecer no lugar até que a indústria atinja 10 nm, no entanto, os desafios de produzir uma porta flutuante confiável tornam-se mais severos a cada redução de processo. Por outro lado, as tabelas de Process Integration, Devices, and Structures (PIDS) de 2010 do roteiro de tecnologia International Technology Roadmap for Semiconductors (ITRS) mostram a adoção de armadilha de carga começando em 22 nm em 2012, e tornando-se mainstream em 2014 com o processo de 20 nm. É possível que uma célula planar de armadilha de carga seja usada para processos futuros. Nenhum fabricante divulgou ainda seus processos para geometrias menores que 19 nm.

Camadas de armadilha de carga para estruturas verticais Estruturas verticais são vistas como um próximo passo lógico para o flash NAND, uma vez que o escalonamento horizontal adicional se torne inviável. Como as características verticais não podem ser gravadas lateralmente, uma camada de armadilha de carga torna-se uma maneira muito interessante de construir uma string de flash NAND vertical. A Toshiba e a Samsung Electronics divulgaram protótipos para estruturas NAND verticais de armadilha de carga.

BiCS da Toshiba e 3D NAND da Samsung A Toshiba em 2007 e a Samsung em 2009 anunciaram o desenvolvimento do 3D V-NAND, um meio de construir uma string de bits flash NAND padrão verticalmente em vez de horizontalmente para aumentar o número de bits em uma determinada área de silício.

Uma ideia aproximada da seção transversal disso é mostrada na figura 6. Neste desenho, as partes vermelhas representam polissilício condutor, o azul são camadas isolantes de dióxido de silício, e o amarelo é a camada de armadilha de carga de nitreto. As estruturas verticais (apenas uma mostrada) são cilindros que implementam um canal que é envolto em camadas dielétricas e de armadilha de carga alternadas (azul e amarelo). Para fabricar tal dispositivo, camadas de polissilício condutor e dielétrico de dióxido de silício são depositadas primeiro sobre um substrato de silício que contém elementos lógicos CMOS padrão. Uma trincheira é então gravada e suas paredes são depositadas primeiro com dióxido de silício (azul), depois nitreto de silício (amarelo), depois outra camada de dióxido de silício (azul), formando o dielétrico de porta, a armadilha de carga e o dielétrico de túnel nessa ordem. Finalmente, o orifício é preenchido com polissilício condutor (vermelho), que forma o canal. As camadas alternadas de polissilício condutor funcionam como as portas de controle nesta estrutura. Esta estrutura aproveita o fato de que a camada de armadilha de carga não precisa ser isolada entre cada porta de controle, portanto não precisa ser gravada na direção vertical.

Armadilha de carga em memórias embarcadas Uma vantagem que o flash de armadilha de carga tem sobre outras tecnologias é que ele pode ser relativamente facilmente embarcado com um processo lógico padrão. Um processo lógico padrão pode ser convertido em um processo lógico-mais-flash através da adição de mais três máscaras de alta tensão e mais três máscaras CTF de núcleo, e nenhuma dessas seis máscaras é uma camada crítica (ou seja, precisa usar a parte mais avançada do processo). Todos os outros processos lógicos podem ser compartilhados diretamente.

Dispositivos de Memória de Armadilha de Carga com Engenharia de Bandgap No ITRS PIDS 2013, foi claramente mencionado que dispositivos de armadilha de carga com engenharia de bandgap são necessários para resolver o dilema de retenção e apagamento. O SONOS usando um óxido de túnel simples, no entanto, não é adequado para aplicação NAND – uma vez que os elétrons são aprisionados em níveis profundos de armadilha de SiN, eles são difíceis de desaprisionar mesmo sob alto campo elétrico. Para apagar o dispositivo rapidamente, buracos no substrato são injetados no SiN para neutralizar a carga do elétron. Como a barreira de buraco para SiO2 é alta (~4,1 eV), a eficiência de injeção de buraco é pobre e a corrente de buraco suficiente só é alcançável usando óxido de túnel muito fino (~2 nm). No entanto, um óxido de túnel tão fino resulta em má retenção de dados porque o tunelamento direto de buracos do substrato sob o fraco campo embutido causado pelos elétrons de armazenamento não pode ser interrompido (a taxa de tunelamento direto é uma função forte da espessura da barreira, mas depende fracamente do campo elétrico, assim o fraco campo embutido pelo armazenamento de carga é suficiente para causar tunelamento direto de buracos do substrato, o que prejudica a retenção de dados). Várias variações do SONOS foram propostas. Conceitos de engenharia de dielétrico de túnel são usados para modificar as propriedades da barreira de tunelamento para criar dielétrico de túnel de "espessura variável". Por exemplo, camadas triplas ultra-finas (1–2 nm) de ONO são introduzidas para substituir o único óxido (BE-SONOS) [H. T. Lue, et al, IEDM 2005]. Sob alto campo elétrico, as duas camadas superiores de óxido e nitreto são deslocadas acima da banda de valência do Si, e os buracos do substrato tunelam prontamente através do óxido fino inferior e injetam na espessa camada de armadilha de SiN acima. No modo de armazenamento de dados, o campo elétrico fraco não desloca a camada tripla e tanto os elétrons no SiN quanto os buracos no substrato são bloqueados pela espessura total da camada tripla. Mais tarde, o BE-SONOS foi adicionado com alta-κ (Al2O3) e porta metálica para melhorar o desempenho de apagamento, o chamado BE-MANOS [S. C. Lai, et al, NVSMW 2007]. É sugerido adicionar um óxido de buffer entre Al2O3 de alta-κ e SiN para melhorar a retenção. Atualmente, o NAND 3D de produção em massa adota uma estrutura semelhante ao BE-MANOS, com algumas variações de ajuste de receita detalhada por cada empresa individual. O conceito de engenharia de bandgap para a barreira de tunelamento é reconhecido como um caminho necessário para dispositivos de armadilha de carga. Embora o NAND de armadilha de carga possa ajudar os problemas de GCR e diafonia FG e assim prometer escalonamento abaixo de 20nm, ele não ajuda as limitações fundamentais, como a ruptura da linha de palavra e elétrons insuficientes. Portanto, na tendência do roteiro, ele ocupa um papel de transição entre FG planar e NAND 3D. Quando dispositivos de armadilha de carga são usados para construir NAND 3D, o tamanho maior do dispositivo resolve naturalmente o número de elétrons e os problemas de ruptura da linha de palavra.

Leitura adicional «Samsung unwraps 40nm charge trap flash device» (Nota de imprensa). Solid State Technology. 11 de setembro de 2006. Cópia arquivada em 3 de julho de 2013 Kinam Kim (2005). «Technology for sub-50nm DRAM and NAND flash manufacturing». IEEE International Electron Devices Meeting, 2005. IEDM Technical Digest. [S.l.: s.n.] pp. 323–326. ISBN 0-7803-9268-X. doi:10.1109/IEDM.2005.1609340 Sanghun Jeon; Jeong Hee Han; Jung Hoon Lee; Sangmoo Choi; Hyunsang Hwang; Chungwoo Kim (Dezembro de 2005). «High work-function metal gate and high-κ dielectrics for charge trap flash memory device applications». IEEE Transactions on Electron Devices. 52 (12): 2654–2659. Bibcode:2005ITED...52.2654J. doi:10.1109/TED.2005.859691 Saied Tehrani (17 de junho de 2013). «The future of charge-trapping flash memory». EE Times. Cópia arquivada em 26 de abril de 2019

Referências